三星走向“战场”,美国又迎来一家2nm晶圆厂
来源：倍可亲(backchina.com)除了台积电之外，随着韩国巨头三星恢复对其泰勒工厂的投资，该公司显然也在大力推动美国制造业的发展。
鉴于过去几个季度三星的代工业务低迷，其在美国的投资也一直很少，因此其在美国的计划也随之调整。然而，随着特朗普(专题)政府大力推崇“美国制造”的理念，以及美国客户对三星2纳米工艺的兴趣，据ETNews报道，这家韩国巨头已恢复对其泰勒工厂的投资。这将包括人员部署、新代工设备的整合，以及更重要的是，为2纳米工艺的生产做准备。
据业内人士31日透露，三星电子计划从9月开始部署人员，在泰勒工厂建立代工生产线。工程师将分两批部署，分别在9月和11月。此外，已确认正在订购代工生产线建设所需的设备。
多位知情人士表示：“我们已经完成人员选拔流程，计划在9月和11月部署人员。许多合作伙伴已经宣布了设备订单，目前正在准备中。” 据报道，
三星电子还任命了泰勒代工厂的新负责人。此前，泰勒工厂由奥斯汀代工厂负责管理，但随着泰勒工厂的运营全面展开，似乎内部已经任命了一位新负责人。
大约一年前，三星电子恢复了对泰勒工厂的投资。三星决定于2021年投资泰勒工厂，并开始建设。三星电子先行建设厂房，为投产做准备，但去年9月撤走了员工。
全球经济衰退、半导体市场恶化、通货膨胀以及美国半导体补贴等多种因素共同导致了这一局面，但决定性因素是难以获得代工客户。
三星最初计划在泰勒工厂建设4纳米工艺，但据报道，在与客户的合作失败后，该工艺发生了改变。
在获得特斯拉的订单后，不确定性得以解决。三星电子于7月与特斯拉签署了一份价值22.8万亿韩元（约合196亿美元）的代工合同。该合同要求三星电子在泰勒工厂生产特斯拉设计的人工智能（AI）芯片，并提供为期八年的供应。在获得客户后，三星电子正准备恢复泰勒工厂的运营。
泰勒晶圆厂目前由一栋建筑组成，并配备一间洁净室，这对于半导体生产至关重要。三星电子计划从第一阶段（即单洁净室）开始建设一条2纳米生产线。预计到明年年底，产能将达到每月16,000至17,000片12英寸晶圆。据市场研究公司Counterpoint Research的数据，每月可生产10,000片晶圆的2纳米晶圆制造设备（WFE）的投资额高达17亿美元，预计到明年年底，三星电子将投资约28.9亿美元（约合4万亿韩元，以17,000片晶圆计算）。派遣的人员将
用于安装设备并优化工艺。设备安装完成后，将使用测试晶圆来稳定工艺。据专家介绍，3纳米工艺的工艺稳定期约为10个月，而2纳米工艺的稳定期将长约一个月。泰勒工厂预计将于明年年底或 2027 年初开始量产。这意味着特斯拉的人工智能半导体可能会在 2026 年底或 2027 年开始量产。
随着泰勒代工厂 (Taylor Foundry) 的成立，三星电子预计将加快吸引大型科技公司进入美国的步伐。该公司最初计划建造两座晶圆厂，每座晶圆厂配备两间洁净室，总计四间洁净室。这四间洁净室每月可生产 6 万至 7 万片 12 英寸晶圆的半导体。为了拓展泰勒代工厂的业务，该公司预计将加强针对英伟达、苹果、高通和 AMD 等公司的销售力度。
2nm，激烈竞争
今年下半年，全球争夺下一代2纳米半导体市场领导地位的竞争将愈演愈烈，领先的晶圆代工厂台积电和三星电子正准备开始量产。与此同时，英特尔正寻求利用更先进的1.8纳米工艺超越竞争对手，重振其陷入困境的晶圆代工业务。
据业内人士周日透露，台积电已经开始接到客户关于其 2nm 工艺节点的订单，预计将于今年下半年在其位于台湾(专题)宝山和高雄的晶圆厂投产。
台积电首次在其2纳米芯片中采用环栅晶体管架构，标志着一项重大的技术转变。与目前的3纳米工艺相比，新节点预计将提供10%至15%的性能提升、25%至30%的功耗降低以及15%的晶体管密度提升。
晶圆代工市场第二大厂商三星电子也计划在 2025 年下半年开始生产 2nm 芯片。
三星在最新的1-3月财报中确认，将在年内开始量产采用2nm工艺节点的移动芯片。
虽然该公司没有具体说明这款产品是什么，但人们普遍预计它将是 Exynos 2600，这是即将推出的旗舰 Galaxy S26 系列应用处理器芯片，计划于 2026 年初发布。
三星是业界首家在其早期 3nm 节点工艺中采用先进 GAA 架构的芯片制造商，但在初期阶段，该公司面临着良率低的问题。凭借其在尖端架构方面积累的经验，该公司目前的目标是提高 2nm 工艺的制造稳定性和产量。
台积电目前在全球晶圆代工市场占据主导地位，今年第一季度的市场份额达到67.6%，目前看来，该公司的业绩似乎已步入正轨。消息人士称，该公司的良率已超过60%，已跨过稳定量产的门槛。
三星的市场份额为 7.7%，其任务是提高其成品率，据报道，目前成品率约为 40%。
在激烈的竞争中，2nm节点的前景乐观，预计需求将超过上一代3nm。
台积电董事长魏哲家在最近的财报电话会议上表示，在智能手机和高性能计算应用的推动下，2nm 的需求已经超过 3nm。
魏哲家表示：“我们预计，头两年 2nm 技术的新流片数量将超过 3nm，甚至 5nm 或 4nm。”他强调，主要客户对此表现出浓厚兴趣。
市场调研公司Counterpoint Research也认同这一预测，预计台积电将在今年第四季度实现2纳米产能的满负荷运转，比以往任何节点都要快。预计主要客户将包括苹果、高通、联发科、AMD，甚至英特尔。
三星面临的挑战是如何吸引顶级科技客户，以在先进节点市场保持竞争力。为了实现这一目标，这家芯片制造商最近聘请了台积电前高管玛格丽特·韩（Margaret Han）领导其在三星设备解决方案美洲公司的美国代工业务。
与此同时，美国芯片巨头英特尔正押注其 1.8nm 工艺（品牌为 18A），以在代工市场重新确立自己的地位。
在最近的一次 Direct Connect 活动中，英特尔代工服务总经理 Kevin O'Buckley 承认公司已经落后于计划。他说：“我非常直接地承认，我们没有完成 18A 计划的所有任务。”不过，他强调，18A 目前有望在 2025 年下半年实现量产，英特尔相信它很快就能准备好在先进节点挑战台积电和三星。
Rapidus 在过去几个月中大受欢迎，主要是因为该公司是日本(专题)领先的半导体公司。NVIDIA 也表达了兴趣。该公司正在准备其尖端的 2nm 节点，名为“2HP”。根据分享的信息，2HP 的逻辑密度将与台积电的 N2 相近，更重要的是，它将远远超过英特尔的 18A。这表明 Rapidus 的节点可能成为目前最具竞争力的工艺之一，并成为半导体领域的一个未知领域。
共享的信息显示，Rapidus 2HP 的逻辑密度将达到 237.31 MTr/mm²，与台积电的 N2 相当，后者目前据称的密度为 236.17 MTr/mm²。该用户还分享了达到这一逻辑密度所需的单元库，包括一个 HD（高密度）库，单元高度为 138 个单元，间距为 G45。鉴于 N2 和 2HP 的密度相近，这表明这两个节点都是 HD 类型的单元，旨在实现最大逻辑密度，并且最终解决方案发布后晶体管数量可能也相近。
尽管英特尔的节点尺寸相对较小，但该公司声称其 18A 的密度为 184.21 MTr/mm²，这主要是因为英特尔使用了 HD 库对 18A 进行基准测试。但另一个值得关注的因素是，由于使用了 BSPDN，英特尔占用了部分正面金属层，因此 HD 库测量中的密度值有所下降。由于英特尔专注于性能/功耗指标，因此更高的密度并非该公司的最终目标，尤其是在 18A 主要用于内部使用的情况下。
现在，Rapidus 的 2HP 密度数据无疑表明该公司正在半导体行业迈出重大一步。更重要的是，这家日本公司采用了单晶圆前端工艺，这是一种独一无二的实施方案，专注于对有限的产量进行调整，然后扩大改进规模以获得更好的最终结果。该公司的 2nm PDK 将于2026 年第一季度向客户提供，根据初步信息，该节点前景看好。
